Отправляет email-рассылки с помощью сервиса Sendsay

Бизнес в Интернете

Рассылка закрыта

При закрытии подписчики были переданы в рассылку "Новый проект Юрия Мороза" на которую и рекомендуем вам подписаться.

Вы можете найти рассылки сходной тематики в Каталоге рассылок.

  Январь 2001   →
 1
 2
 3
 4
 5
 6
 7
 8
 9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
Автор
Юрий Леонидович Мороз

Статистика

9.567 подписчиков
-48 за неделю
←   Все выпуски   →

Современная Электроника


Служба Рассылок Subscribe.Ru проекта Citycat.Ru

Современная Электроника
выпуск 2 от 2001-01-24

Средства разработки

Посвящаю эту рассылку Наталье,
самой умненькой и очаровательной
девушке на свете.

Доброй работы, подписчик!

Сейчас мало кто рисует схемы на бумаге и сразу же проверяет их на макете. Что касается цифровых схем, то их уже и не рисуют. Их пишут на HDL-языках, очень похожих на обычные языки программирования, с той лишь разницей, что HDL-компиляторы производят не набор процессорных кодов, а входные данные для конкретных технологий производства или программирования чипов.

После создания технологии производства чипов второй по важности стоит проблема разработки средств проектирования. Трудно представить, насколько бы растянулось изготовление любой маломальски сложной микросхемы без средств автоматизации инженерного труда. САПР (по английски CAD - Computer Aided Design) функционально делится на несколько категорий: Design Entry (средства для описания проекта), Functional Verification (cредства для проверки на функциональном уровне), синтезаторы, Physical Design (разработка на уровне физической реализаци), Physical Verification (проверка для Physical Design), тестирование конечного чипа и различные утилиты типа конверторов, загрузчиков, эмуляторов и пр.
Естественно начать знакомство со средств описания проекта. Тем более, что это наиболее общая и стандартизированная часть девелоперского софта.
Инженеры постепенно уходят от проектирования в схематике, переходя на поведенческое описание и оставляя компилятору заботиться о технических вопросах формировании "схемы". Генерация высококачесвенного проекта требует от компилятора не малых интеллектуальных способностей, но программисты уже могут предложить решения, отвечающие промышленным требованиям. Тут напрашивается аналогия с языками программирования выского уровня - пока машины были маленькие и программисты не умели писать хороших компиляторов, царствовал ассемблер. Потом научились программно генерировать высококачественный машинный код и теперь даже для восьмиразрядных контроллеров программы предпочитают писать на Си.
Поведение удобнее всего описывать с помощью средств типа обычных языков программирования и этот способ получил название HDL-подхода (Hardware Description Language). Справедливости ради отмечу, что описание систем с помощью графов никтро не отменял, и время от времени появляются инструменты и возможности в различных пакетах именно для такого способа, но про серьезную работу на них я не слышал. Первыми HDL-языками были PALASM и ABEL, затем акцент сместился на VHDL и Verilog. Последние стандартизированы комитетами IEEE и имеют соответственно стандарты IEEE1076 и IEEE1364. VHDL и Verilog довольно похожи и не имеют больших отличий, многие программы сразу поддерживают как VHDL, так Verilog, поэтому выбор, с каким языком работать, определяется личными привязаностями и сложившейся обстановкой. Отмечу лишь, что на VHDL работает NASA, Пентагон и Европейское агенство по космическим исследованиям. Мне ближе VHDL, поэтому о нем и буду рассказывать.

Так выглядит VHDL-код:


use std.textio.all;
   library EE318_LAB2;
   use EE318_LAB2.EE318_BUS.all;
   library EE318_LAB3;

entity EE318_16BIT_ADDER is
      Port (       A : In    EE318_BIT_VECTOR (15 downto 0);
                   B : In    EE318_BIT_VECTOR (15 downto 0);
                 CIN : In    EE318_BIT;
             ADD_OUT : Out   EE318_BIT_VECTOR (15 downto 0);
                COUT : Out   EE318_BIT );
end EE318_16BIT_ADDER;

architecture BEHAVIORAL of EE318_16BIT_ADDER is

begin
 process(A,B,CIN)
 variable CARRY: EE318_BIT;
 variable SUM: INTEGER;
 begin
 CARRY := CIN;

 for i in 0 to 15 loop
  SUM :=0 ;
  if(CARRY='1') then
   SUM := SUM +1;
   end if;

  if(A(I)='1') then
   SUM := SUM +1;
   end if;

  if(B(I)='1') then
   SUM := SUM +1;
   end if;

Для того что бы "почуствовать" HDL полезно обзавестись хорошим HDL-моделятором. Для начала лучше всего взять ActiveHDL4.0 фирмы Aldec, они дают скачать Evaulation-версию, которая достаточно работоспособна. ActiveHDL имеет хороший винодосовский интерфейс и с ним работать очень просто. Впрочем так же можно скачать и ModelSim. Кстати, есть хороший русскоязычный сайт www.aldec.com.ua Я же сейчас собираю по бэкапам свои линки инернет-ресурсов для изучения VHDL и на днях выложу их на сайт c комментариями.

Насегодня все. Если у вас возникли вопросы (а они не могли не возникнуть), то пишите, спрашивайте. А в следующем выпуске я продолжу расказ о HDL и вспомню про IP ядра.
НОВОСТИ

  • Открылся сайт рассылки!
    www.realelectronics.da.ru
    В разделе "Кладовка" можно найти локальные версии FAQ'ов по Verilog и VHDL

  • Hitachi Ltd совместно с Triscend Corp. объявили о разработки СSoC кристалла на базе 32-разрядного RISC-ядра SuperH и программируемой платформы фирмы Triscend. Тенденция, однако. Сначала Atmel, Altera, потом Xilinx и IBM, теперь вот Hitachi и Triscend. На ПЛИС ставяться процессоры?

  • ST Assembly Test Services представила SDBGA - новый тип корпуса для микросхем на рынке коммуникаций. SDBGA расшифровывается как Stacked Die Ball Grid Array - типа многоярусный массив кристаллов. Интересно было бы на него посмотреть.

  • STMicroelectronics представила платформу для своего нового DSP-ядра ST120, являющегося продолжением ST100. ST100 - это 32-битный суперскалярный процессор с тремя программно выбираемыми режимами (16- 32- и 128 битными инструциями), что позволяет комбинировать хорошие показатели как на обычных алгоритмических задачах, так и на задачах цифровой обработки сигналов.

  • Model Technology(TM) Inc., объявила, что ModelSim на протяжении последних пяти лет являлся лидером HDL-индустрии в категории моделяторов как для FPGA так и для ASIC. По итогам 1999 года на нем работало 59% VHDL-разработчиков и на 80% увеличилось Verilog-клиентов. Так что когда будете выбирать САПР, имейте ModelSim ввиду.







    • Были использованны материалы:

    ModelTechnology
    Triscend
    EETimes
    SemiseekNews

    автор рассылки: michland

    http://subscribe.ru/
    E-mail: ask@subscribe.ru
    Поиск
    В избранное